사용 빈도가 높은 단순한 명령을 엄선하여 파이프 라인의 효율을 극한까지 높인 새로운 중앙 처리 장치(CPU) 설계 방법. RISC는 영어 reduced instruction set computer의 머릿글자를 딴 말이다. 리스크(RISC)를 제창한 사람들은 지금까지의 설계 방법을 시스크(CISC : complex instruction set computer)라고 부른다. CISC는 기계어를 보다 기본적인 조작으로 분해하여 실행하는 마이크 로 프로그래밍 방식을 취하고 있고, 우수한 기능의 명령을 가져서 기계어와 고급 언어의 간극을 메꾸고자 하였다. 그러나 이 방식은 단순한 명령의 실행에도 복수의 클럭 시간이 필요하며 우수한 기능의 명령은 실제로 사용되는 국면이 한정되어 사용 빈도가 낮다. 이러한 단점을 토대로 설계된 것이 RISC이다. RISC는 해석하기 쉬운 명령 형식과 결선 논리의 명령 해석, 분지 명령 직후에도 명령을 실행시킬 수 있는 기능 등을 가지고 있다. 또한 메모리 억세스를 기동(起動)과 저장 명령에 한정시키는 등의 기법을 사용하여 파이프 라인을 간소화시킨 결과 클럭 주파수를 높일 수 있게 되었다. 또 컴파일러 최적화 기술이 발전한 것도 RISC의 성공에 크게 공헌하고 있다. CPU의 특성에 맞추어 컴파일러 나 어셈블러를 작성하면 단순한 명령을 조합하는 것으로도 낭비 없는 기계어로의 번역이 가능하다. RISC의 성능은 컴파일러도 포함하여 평가해야 할 것이다.